Vì sao sản xuất chip tiên tiến vẫn không thể thiếu máy quang khắc EUV

Trong ngành bán dẫn, quang khắc (lithography) có thể xem như công đoạn "in" những mạch điện cực nhỏ lên bề mặt tấm silicon để "in" chip (tấm wafer). Khi transistor - các "công tắc" siêu nhỏ điều khiển dòng electron để xử lý và truyền tín hiệu trong chip - ngày càng thu nhỏ kích thước, khả năng tạo ra những đường mạch nhỏ và chính xác trở thành một trong những nút thắt kỹ thuật lớn nhất.

Ở các thế hệ chip tiên tiến dưới 5 nm hiện nay, công nghệ quang khắc siêu cực tím (EUV - Extreme Ultraviolet Lithography) đóng vai trò đặc biệt quan trọng. Hệ thống EUV sử dụng ánh sáng có bước sóng chỉ 13,5 nm, nhỏ hơn rất nhiều so với ánh sáng 193 nm được sử dụng trong các hệ thống máy quang khắc đời cũ DUV (Deep Ultraviolet Lithography).

Một hệ thống EUV hiện đại có giá 200 - 350 triệu USD gồm 4 tỷ chi tiết máy với độ chính xác cao và đòi hỏi 250 kỹ sư lắp ráp, hiệu chỉnh trong vòng 6 tháng trước khi có thể vận hành. Trên thế giới duy nhất chỉ có một hãng độc quyền chế tạo cung cấp thiết bị này là ASML của Hà Lan. Việc đặt hàng một cỗ máy EUV rất khó khăn và phải chờ đợi theo thứ tự. Vì các lệnh cấm công nghệ của Mỹ nên Trung Quốc không thể tiếp cận được các dòng máy EUV, mà chỉ tận dụng được các dòng máy DUV kiểu cũ.

Tuy nhiên, gần đây xuất hiện nhiều tuyên bố rằng Trung Quốc có thể sản xuất chip tiến trình 2nm - tiến trình nhỏ nhất mà con người từng làm được - mà không cần sử dụng máy quang khắc EUV.

Về bản chất, chưa có con chip tiên tiến được tạo ra nhờ phương pháp này, mà mới là một giải pháp kỹ thuật được mô tả trong bằng sáng chế của Huawei công bố năm 2022, sử dụng các miếng đệm siêu nhỏ (spacer) làm khuôn định hình, kết hợp với máy quang khắc DUV nhằm tạo ra các cấu trúc kim loại có khoảng cách giữa hai đường ranh kim loại liền kề (metal pitch) dưới 21 nm - một thông số thường gắn với tiến trình chip 2nm.

Tại hội thảo về chất bán dẫn ở Thượng Hải ngày 24/5 vừa qua, Huawei cho biết chip cao cấp của hãng sẽ có mật độ bóng bán dẫn tương đương quy trình 1,4 nm vào năm 2031, dù không cung cấp dữ liệu về hiệu năng. Theo Reuters, tham vọng này rất đáng chú ý vì năng lực sản xuất chip tiên tiến nhất của Trung Quốc hiện ước tính ở tiến trình 7 nm.

Nếu bỏ qua việc kỹ thuật này vẫn đang nằm trên giấy và chưa có kết quả thực nghiệm rõ ràng để kết luận tính khả thi của chip dưới 2nm, thì chúng ta có thể xoay sang một câu hỏi không kém phần quan trọng về khả năng kỹ thuật và giới hạn vật lý dưới góc nhìn khoa học bán dẫn: liệu có thể vượt qua giới hạn của EUV bằng những công nghệ khác?

Vì sao quang khắc chip phải dùng ánh sáng siêu cực tím?

Muốn hiểu vấn đề, trước hết cần hiểu "độ phân giải" trong quang khắc: đó là khả năng của máy tạo ra những chi tiết cực nhỏ trên tấm wafer mà vẫn giữ được hình dạng và khoảng cách chính xác. Độ phân giải càng cao, máy càng có thể tạo ra các cấu trúc nhỏ.

Trong quang khắc, độ phân giải có thể được mô tả gần đúng bằng công thức Rayleigh. Công thức này cho thấy kích thước (CD) nhỏ nhất có thể "in" được phụ thuộc vào ba yếu tố chính: bước sóng ánh sáng (λ), khả năng thu nhận ánh sáng của hệ quang học (khẩu độ số NA) và một hằng số phản ánh trình độ công nghệ (k).

Công thức là: CD = k * (λ / NA)

Các hệ thống DUV sử dụng ánh sáng có bước sóng 193 nm, trong khi EUV sử dụng ánh sáng 13,5 nm. Khoảng cách này rất lớn.

Nếu cố dùng ánh sáng 193 nm của DUV để tạo ra đường mạch cỡ 2 nm của EUV, thì các yêu cầu về hệ quang học sẽ bất khả thi với thiết kế hiện nay. Khi đó, theo công thức Rayleigh, với hệ số k = 0.25, để đạt CD = 2nm, khẩu độ NA sẽ cần đạt 24, nằm ngoài miền khả thi của NA hiện nay của DUV - chỉ khoảng 0.33 - 0.55.

Dù sử dụng kỹ thuật "in nhiều lần" - chia cấu trúc ra thành nhiều phần để in có thể giúp tạo ra những cấu trúc nhỏ hơn, nhưng không có nghĩa là nó xóa bỏ được các giới hạn vật lý của quá trình quang khắc mà định luật Rayleigh tạo ra.

Do đó, các hệ thống DUV không thể đạt 2nm nếu không có các kỹ thuật bổ trợ hoàn toàn mới hoặc phương pháp khắc phi quang học.

Liệu có những con đường khác để tạo ra cấu trúc siêu nhỏ?

Về nguyên tắc, EUV không phải con đường duy nhất để tạo ra cấu trúc nanomet. Một số công nghệ khác có thể đạt độ phân giải rất cao. Nhưng vấn đề nằm ở chỗ làm được một cấu trúc nhỏ không đồng nghĩa với việc có thể sản xuất hàng triệu con chip với tốc độ cao, tỷ lệ lỗi thấp và chi phí chấp nhận được.

Một ví dụ là electron-beam lithography, hay quang khắc bằng chùm electron. Thay vì dùng ánh sáng, phương pháp này sử dụng chùm electron để "vẽ" trực tiếp các cấu trúc lên vật liệu nhạy sáng. Nó có thể đạt độ phân giải dưới 1 nm và không bị giới hạn bởi bước sóng ánh sáng. Nhưng chính vì phải "vẽ" từng vùng nên tốc độ rất chậm. Công nghệ này phù hợp với nghiên cứu, chế tạo mẫu hoặc một số ứng dụng đặc biệt hơn là sản xuất đại trà chip logic tiên tiến.

Một hướng khác là wet lithography, tức quang khắc trong môi trường chất lỏng có chiết suất cao. Khi chiết suất tăng, bước sóng của ánh sáng trong môi trường đó giảm, về lý thuyết giúp cải thiện độ phân giải để tạo ra các chi tiết nhỏ hơn. Tuy nhiên, ngay cả khi giả định một môi trường có chiết suất rất cao, ánh sáng DUV 193 nm vẫn chưa đủ để đưa quang khắc xuống mức 2 nm. Quan trọng hơn, theo tài liệu, các vật liệu quang học thực tế dùng cho vùng siêu cực tím hiện không đạt được chiết suất cao như vậy, đồng thời chưa có một hệ quang học hoàn chỉnh có thể vận hành trong môi trường này.

Một lựa chọn khác là nano-imprint lithography (NIL), hay quang khắc nano dạng in, là một kỹ thuật tạo các cấu trúc siêu nhỏ bằng cách dùng một khuôn có sẵn hoa văn nano để "dập" trực tiếp lên vật liệu. Ưu điểm là độ phân giải cao, không cần EUV và thiết bị rẻ hơn rất nhiều. Nhưng có một vấn đề rất lớn: khuôn phải cực kỳ chính xác. Nếu khuôn có lỗi, bụi hoặc biến dạng, lỗi đó có thể được sao chép lên hàng loạt sản phẩm. Ngoài ra, việc căn chỉnh nhiều lớp mạch với độ chính xác vài nanomet cũng rất khó. Vì vậy, NIL có thể dùng cho vài lớp đơn giản; nhưng không thể thay thế toàn bộ EUV trong sản xuất chip logic tiên tiến.

Lựa chọn cuối cùng là Advanced multiple patterning (Quad/Octo patterning), tức kỹ thuật tạo mẫu nhiều lần tiên tiến (tạo mẫu bốn lần/tám lần). Kỹ thuật này sử dụng máy DUV để tạo một cấu trúc qua nhiều lần phơi sáng và xử lý. Cách này đã được sử dụng trong ngành bán dẫn để kéo dài khả năng của DUV. Về lý thuyết, nếu dùng DUV 193 nm qua 6 - 8 lần tạo mẫu thì có thể đạt hiệu quả như EUV.

Nhưng vấn đề là càng chia nhỏ thành nhiều bước, quy trình thiết kế các lớp mặt nạ quang khắc (mask - nhiều "khuôn" dùng để tạo hình từng phần của mạch trên wafer) càng phức tạp đến mức gần như "không tưởng". Hơn nữa, chi phí sản xuất sẽ tăng lên, nguy cơ sai lệch giữa các lớp tăng và tỷ lệ chip đạt chuẩn có thể giảm mạnh. Các đường mạch in ra có thể xuống tới kích cỡ rất nhỏ, nhưng chip sẽ khó thể hoạt động tốt vì phải chịu thêm các vấn đề về điện trở và điện dung, làm giảm hiệu năng chip. Cách làm này đúng là có thể tạo ra các con chip 2nm, nhưng không đủ để cạnh tranh trên thị trường thương phẩm, tạo ra được lợi nhuận.

Cuộc đua bán dẫn đang gặp những giới hạn khác

Cần phải lưu ý rằng, hai con chip cùng được gọi là tiến trình "2 nm" vẫn có thể có mật độ transistor khác nhau. Ngay cả khi giải quyết được bài toán quang khắc, việc tiếp tục thu nhỏ transistor cũng ngày càng khó.

Khi transistor tiến tới kích thước cỡ nhỏ hơn 1 nm, các hiệu ứng lượng tử bắt đầu trở nên quan trọng. Một trong số đó là hiệu ứng xuyên hầm lượng tử (quantum tunneling): electron, những hạt mang điện, truyền tín hiệu trong con chip, có thể "lọt qua" lớp vật liệu. Kết quả là dòng điện rò tăng, khó kiểm soát transistor hơn và nhiệt lượng cũng trở thành vấn đề lớn.

Điều này đặc biệt đáng lo với chip AI, vốn phải thực hiện khối lượng tính toán khổng lồ. Nếu nhiệt không được đưa ra ngoài đủ nhanh, chip phải giảm hiệu năng để bảo vệ mình, trong khi tuổi thọ linh kiện cũng có thể bị ảnh hưởng. Việc phát triển các công nghệ tản nhiệt cấp độ chip cũng sẽ trở thành nút thắt cổ chai của ngành bán dẫn trong 20 năm tới.

Đóng gói tiên tiến: Hướng đi khả thi thay cho EUV

Trong bối cảnh công nghệ quang khắc đang chạm trần kỹ thuật, các tập đoàn lớn đang đầu tư vào đóng gói tiên tiến (advanced packaging) để tiếp tục nâng hiệu năng chip mà không nhất thiết phải thu nhỏ transistor.

Thay vì cố làm một con chip đơn khối ngày càng nhỏ, các nhà sản xuất có thể chia hệ thống thành nhiều chip nhỏ hơn, gọi là chiplet, rồi kết nối chúng lại trong cùng một gói. Các công nghệ như 2.5D, 3D, hybrid bonding hay TSV cho phép những chiplet giao tiếp với nhau ở khoảng cách rất ngắn và tốc độ cao. Điều này tương tự việc xây nhà cao tầng trong một thành phố không thể mở rộng thêm quỹ đất. Đây là xu hướng bắt buộc khi transistor không thể tiếp tục thu nhỏ mãi.

Đóng gói tiên tiến có thể giúp những con chip tăng hiệu năng gấp 3 - 10 lần mà không cần thu nhỏ transistor. Những nền tảng công nghệ đóng gói vi mạch cho phép ghép nhiều chip nhỏ, vào cùng một gói với khoảng cách cực ngắn, nhờ đó tăng đáng kể tốc độ truyền dữ liệu, như CoWoS, SoIC của TSMC hay Foveros của Intel đang cho thấy hiệu năng có thể tiếp tục tăng nhờ cách "xếp và ghép" chip như vậy.

Việt Nam có thể tham gia được phần nào?

Dựa trên phân tích khoa học ở trên, có thể thấy rất khó để Việt Nam có thể làm được những con chip 2nm trong vòng 10 - 20 năm tới. Lý do là chúng ta không có máy EUV, không có hệ sinh thái công nghiệp hiệu quả có thể cung cấp vật liệu, hóa chất, chất cản quang (photoresist), mặt nạ quang khắc, thiết bị đo kiểm, nhân lực nghiên cứu, hạ tầng và chuỗi cung ứng đủ độ tin cậy.

Nhưng điều đó không có nghĩa Việt Nam phải đứng ngoài cuộc chơi. Chúng ta có thể tham gia vào những khâu mà yêu cầu vốn và thiết bị thấp hơn, nhưng vẫn có giá trị công nghệ cao.

Có 4 hướng đáng chú ý mà Việt Nam có thể tham gia: thiết kế chip (fabless), đóng gói tiên tiến, vật liệu bán dẫn thế hệ mới và các công nghệ bán dẫn chuyên dụng.

Thiết kế chip đã được nhắc đến khá nhiều và nhiều trường đại học đang dồn nguồn lực để đào tạo nhân sự cho lĩnh vực này.

Đóng gói tiên tiến cũng đặc biệt đáng chú ý. Các công nghệ đóng gói như CoWoS và CoWoDS là hướng đi hoàn toàn khả thi, phù hợp năng lực doanh nghiệp Việt Nam, vì cũng không cần đầu tư quá lớn (để so sánh: khoảng 1 - 1,6 tỷ USD/dự án ở Việt Nam, so với 1,3 tỷ USD cho nhà máy sản xuất chip của Viettel ở tiến trình công nghệ 32 nm).

Về phát triển chip, một hướng đi khả thi là chip đặc thù, chuyên dụng. Các công nghệ như viễn thông không dây, viễn thông không gian, chip sinh học hay cảm biến hồng ngoại đều có thể mở ra những thị trường ngách có giá trị cao, và có tiềm năng ứng dụng trong nhiều lĩnh vực của đất nước từ quốc phòng, y tế, hàng không vũ trụ đến hạ tầng số.

Ở tầng nghiên cứu sâu hơn, Việt Nam có thể đầu tư vào một số lĩnh vực vật liệu và công nghệ bán dẫn mới, như vật liệu bán dẫn hợp chất III-V, vật liệu và thiết bị quang tử, cùng các công nghệ chế tạo vật liệu nano như lắng đọng màng mỏng và plasma. Đây đều là những lĩnh vực khó, đòi hỏi năng lực nghiên cứu cơ bản, thiết bị chuyên dụng và thời gian tích lũy dài. Nhưng nếu xây dựng được năng lực thực sự, chúng có thể giúp tạo ra công nghệ lõi thay vì chỉ tham gia ở các khâu gia công, lắp ráp.

Việt Nam đã bỏ lỡ nhịp sóng phát triển công nghiệp bán dẫn toàn cầu đợt một hồi những năm 2000 và bây giờ là thời điểm bắt đầu đợt sóng phát triển lần thứ hai. Nếu lỡ đợt sóng này, có lẽ nhịp sóng lượng tử sắp tới sẽ đánh rất xa và sẽ rất khó mà chen chân vào.