Ngày 26/6/2026, Bộ Khoa học và Công nghệ chính thức ra mắt Trung tâm Quốc gia hỗ trợ sản xuất thử chip bán dẫn - tên tiếng Anh là Vietnam National Multi-Project Wafer Coordination Center (viết tắt VNMPW/CC).
Sự kiện này không phải là một lễ khánh thành thông thường. Nó đặt dấu mốc cho một bước chuyển trong cách Nhà nước tiếp cận ngành bán dẫn: từ thu hút vốn FDI và đào tạo nhân lực - vốn là hai trọng tâm chi phối từ trước đến nay - sang xây dựng hạ tầng kỹ thuật nền tảng hỗ trợ năng lực thiết kế chip nội địa.
Các đại biểu thực hiện nghi thức ra mắt Trung tâm Quốc gia hỗ trợ sản xuất thử chip bán dẫn. Ảnh: Bộ KH&CN
Tại sao tape-out lại là điểm nghẽn?
Để hiểu tầm quan trọng của VNMPW/CC, cần hiểu vòng đời phát triển một con chip. Sau khi hoàn thành thiết kế trên công cụ thiết kế tự động (EDA tool), kỹ sư phải gửi bộ dữ liệu thiết kế (GDSII) đến một nhà máy để sản xuất thử trên wafer thực - gọi là tape-out. Đây là bước bắt buộc để kiểm chứng thiết kế hoạt động đúng trước khi đưa vào sản xuất hàng loạt.
Trước khi có VNMPW/CC, các đơn vị trong nước phải đưa thiết kế ra nước ngoài để tape-out với chi phí từ 30.000 đến 200.000 USD mỗi thiết kế, và thời gian chờ kéo dài từ 12 đến 24 tháng. Với một nhóm nghiên cứu trường đại học hay startup công nghệ nhỏ của Việt Nam, một lần tape-out có thể tiêu hết cả ngân sách dự án, và nếu chip bị lỗi thì gần như phải bắt đầu lại từ đầu.
Cơ chế MPW (Multi-Project Wafer) mà VNMPW/CC triển khai giải quyết bài toán này theo nguyên tắc gộp nhiều thiết kế từ nhiều đơn vị khác nhau vào cùng một wafer sản xuất, chia sẻ chi phí theo diện tích die đặt trên wafer (một con chip trên tấm silicon wafer: trên một tấm silicon hình tròn lớn, có nhiều ô vuông/chữ nhật nhỏ trên là các die). Mô hình này phổ biến tại các trung tâm bán dẫn lớn như europractice (châu Âu), MOSIS (Mỹ), hay CIC (Đài Loan) - nơi hàng chục trường đại học và công ty nhỏ cùng dùng chung một lần fab.
Nói cách khác, MPW chính là "đi chung xe", nói nôm na là Uber/Grab trong sản xuất chip. Chi phí đắt đỏ nhất của một lần tape-out thường nằm ở việc chế tạo mặt nạ quang học (Mask set) - có thể lên tới hàng triệu USD cho các tiến trình tiên tiến. Mô hình MPW của VNMPW/CC về bản chất là việc "đi chung ". Các trường đại học, startup chia sẻ chung một mask set, chung một wafer. Nhờ đó, rào cản chi phí giảm xuống mức mà các quỹ nghiên cứu cấp cơ sở có thể chi trả được. Ngưỡng chi phí chính là lý do khiến hàng ngàn kỹ sư Việt Nam "thiết kế chay" trên phần mềm mà chưa từng được cầm trên tay sản phẩm vật lý.
Sơ đồ giản lược quy trình thiết kế chip. Ảnh:Mỹ Hạnh.
Những gì VNMPW/CC mang lại cụ thể
Nhà nước hỗ trợ 100% chi phí sản xuất thử từ nay đến 2027 nhằm thúc đẩy các trường đại học, viện nghiên cứu, doanh nghiệp và nhóm thiết kế tham gia nghiên cứu, phát triển và thử nghiệm sản phẩm bán dẫn. Đây là chính sách kích cầu mạnh và có cơ sở thực tế, bởi ngưỡng chi phí chính là lý do mà hàng trăm nhóm kỹ sư thiết kế chip có năng lực ở Việt Nam chưa bao giờ thực sự tape-out một thiết kế của mình.
Giai đoạn 2028–2030, Trung tâm tiếp tục được hỗ trợ một phần chi phí, đồng thời hoàn thiện hạ tầng dùng chung, hệ thống phòng thí nghiệm, công cụ thiết kế, môi trường kiểm thử và các dịch vụ hỗ trợ kỹ thuật chuyên sâu, góp phần nâng cao chất lượng thiết kế và khả năng thương mại hóa sản phẩm.
Tại lễ ra mắt, Trung tâm ký kết biên bản ghi nhớ hợp tác với 19 đối tác trong và ngoài nước, trong đó có Intel, Infineon, Amkor, Cadence, Synopsys; các đối tác fab là TSMC và GlobalFoundries; cùng các trường đại học lớn như ĐHQG Hà Nội, ĐHQG TP.HCM, ĐH Bách khoa Hà Nội và các doanh nghiệp Việt Nam như Viettel, FPT, VSAP Lab. Các thỏa thuận tập trung vào nghiên cứu, đào tạo, hỗ trợ thiết kế, sản xuất thử, đóng gói, kiểm thử và chia sẻ hạ tầng.
Đây là danh sách đối tác có trọng lượng. Cadence và Synopsys là hai nhà cung cấp EDA tools lớn nhất thế giới - nếu thỏa thuận bao gồm quyền truy cập tool cho tổ chức học thuật và startup, đây là giảm thiểu chi phí rất thực chất. TSMC và GlobalFoundries là hai trong số các fab uy tín nhất toàn cầu - kết nối trực tiếp với họ qua kênh MPW sẽ giúp Việt Nam không phải đi qua các trung gian tốn kém như hiện tại.
Đặt vào bức tranh chiến lược dài hạn
Nhìn vào chiến lược quốc gia về bán dẫn đã được phê duyệt năm 2024, VNMPW/CC không phải là một sáng kiến độc lập mà là một mắt xích quan trọng trong chuỗi hạ tầng hỗ trợ ngành thiết kế chip. Việt Nam hiện có kim ngạch xuất khẩu phần cứng điện tử đạt hơn 132 tỷ USD năm 2024, với lực lượng lao động hơn 1,9 triệu người trong lĩnh vực công nghệ và khoảng 7.000 kỹ sư thiết kế chip.
Con số 7.000 kỹ sư IC design đang hoạt động tại hơn 60 doanh nghiệp là nền tảng không nhỏ. Vấn đề là phần lớn trong số họ đang làm việc cho các công ty nước ngoài đặt chi nhánh tại Việt Nam, thiết kế theo spec và flow (đặc tả kỹ thuật và quy trình) của công ty mẹ, chứ chưa thực sự "sở hữu" một chip từ đầu đến cuối. VNMPW/CC về lý thuyết tạo ra điều kiện để nhóm kỹ sư Việt Nam trải nghiệm vòng lặp đầy đủ: thiết kế → mô phỏng → tape-out → silicon → đo kiểm → cải thiện. Đây là loại kinh nghiệm tích lũy không thể mua hay học trong lớp.
Từ sau năm 2030, Trung tâm hướng tới làm chủ các công nghệ tiên tiến, mở rộng hợp tác quốc tế và từng bước trở thành trung tâm hỗ trợ sản xuất thử chip bán dẫn có uy tín tại Đông Nam Á, góp phần nâng cao vị thế của Việt Nam trong chuỗi giá trị bán dẫn khu vực và toàn cầu.
Ba câu hỏi Bộ trưởng đặt ra - và tại sao chúng quan trọng
Đáng chú ý, Bộ trưởng Vũ Hải Quân không chỉ phát biểu chúc mừng tại lễ ra mắt mà thẳng thắn nêu ba câu hỏi chiến lược còn chưa có lời giải.
Câu hỏi thứ nhất: làm thế nào nâng cao chất lượng nhân lực và biến nó thành lợi thế cạnh tranh? Bộ trưởng chỉ ra điểm nghẽn không chỉ là thiếu giảng viên trình độ cao mà còn thiếu phòng thí nghiệm và môi trường thực hành. Đây là nhận định xác đáng. Bạn không thể đào tạo kỹ sư thiết kế chip chỉ bằng lý thuyết - cũng giống như không thể đào tạo bác sĩ phẫu thuật mà không có bàn mổ thực. VNMPW/CC chính là một phần của đáp án cho câu hỏi này, nhưng mới chỉ là một phần.
Câu hỏi thứ hai: làm thế nào để doanh nghiệp Việt Nam tham gia sâu hơn vào chuỗi giá trị toàn cầu? Câu hỏi này chạm vào cấu trúc hiện tại của ngành: Việt Nam chủ yếu đang ở phân khúc OSAT (lắp ráp, đóng gói, kiểm tra) với các tên tuổi nước ngoài như Intel, Amkor, Hana Micron. Để có doanh nghiệp Việt Nam tham gia ở phân khúc thiết kế và sản xuất thực sự cần chuỗi hỗ trợ: EDA tools, IP licensing, prototype fab access, và - quan trọng không kém - khách hàng sẵn sàng mua chip "made in Vietnam".
Câu hỏi thứ ba - và khó nhất: Việt Nam sẽ chọn sản phẩm chip chủ lực nào? Đây là câu hỏi chiến lược mà nhiều nước đi trước đã phải trả học phí đắt khi không trả lời rõ ràng. Đầu tư dàn trải vào "tất cả các loại chip" là công thức thất bại đã được chứng minh. Đài Loan chọn foundry. Hàn Quốc chọn DRAM và NAND. Singapore chọn analog và compound semiconductor.
Việt Nam cần lời giải của riêng mình - khả năng cao là tập trung vào chip ứng dụng cụ thể như chip IoT, chip năng lượng mặt trời, chip quản lý pin EV - những phân khúc gắn với thế mạnh công nghiệp và nhu cầu nội địa thực của đất nước.
Mô hình đơn giản hóa để dễ hình dung: mỗi lớp trong hình tương ứng một mặt nạ quang khắc (mask) riêng, được sử dụng tuần tự trong quá trình chế tạo chip. Một chip hiện đại cần hàng chục lớp mask khác nhau... mỗi lớp tương ứng một bước quang khắc, và chính số lượng này là một trong những yếu tố khiến chi phí phát triển tăng mạnh. Ví dụ, riêng mask cho lớp metal 1- lớp kết nối giữa transistor và hệ thống liên kết bên trong chip - đã có thể tốn khoảng vài trăm nghìn USD ở các node trưởng thành (từ 28 nm), khoảng 3 triệu USD ở 7 nm và lên tới 7–10 triệu USD ở 3 nm. Tác giả:Trần Quốc Huy
Bức tranh thực tế trước mắt
VNMPW/CC là bước đi đúng hướng, nhưng cần đặt trong bức tranh thực tế để tránh kỳ vọng quá mức.
Thứ nhất, đây là trung tâm điều phối - coordination center - chứ không phải một fab nội địa. Khi gộp thiết kế của các đơn vị Việt Nam để tape-out, wafer vẫn được sản xuất tại TSMC hay GlobalFoundries ở nước ngoài. Điều đó có nghĩa là chi phí và thời gian, dù được giảm thiểu đáng kể, vẫn phụ thuộc vào lịch sản xuất và điều kiện của các fab quốc tế.
Thứ hai, tape-out rẻ hơn không tự động tạo ra nhiều chip tốt hơn. Chất lượng thiết kế phụ thuộc vào năng lực kỹ sư, quy trình phát triển, và khả năng phân tích silicon sau khi nhận chip về. Khi một con chip từ fab trở về, nó hiếm khi hoạt động hoàn hảo ngay lần đầu tiên. Giai đoạn Post-Silicon Validation (đo kiểm, tìm lỗi, phân tích tại sao chip chạy sai) đòi hỏi các phòng thí nghiệm được trang bị máy hiện sóng (oscilloscope) băng thông cao, máy phân tích logic, và các thiết bị kiểm tra lỗi rò rỉ điện. Nếu hạ tầng đo kiểm, phân tích thất bại (failure analysis) và vòng lặp thiết kế lại không được đầu tư song song, nhiều dự án sẽ chỉ tape-out được một lần rồi... bỏ cuộc sau khi chip không hoạt động đúng mà không biết tại sao.
Thứ ba, tính bền vững tài chính sau giai đoạn hỗ trợ 100% là câu hỏi cần theo dõi. Khi chuyển sang hỗ trợ một phần (2028-2030), liệu số lượng doanh nghiệp và nhóm nghiên cứu có đủ để duy trì mô hình MPW không? Trung tâm MPW muốn hiệu quả cần có lưu lượng tape-out đủ lớn và đều đặn - đây là bài toán kinh tế chứ không chỉ là bài toán kỹ thuật. TSMC hay GlobalFoundries không chạy MPW bất cứ lúc nào khách hàng muốn. Họ có lịch cố định. VNMPW/CC với tư cách là trung tâm điều phối phải gom đủ "đơn hàng" thiết kế từ các trường/doanh nghiệp Việt Nam để khớp với lịch này. Nếu năng lực R&D trong nước quá mỏng, không tạo ra đủ số lượng thiết kế chất lượng để "lấp đầy" các chuyến đi chung này, trung tâm sẽ khó hoạt động hiệu quả.
Và cuối cùng, sự kiện ngày 26/6 không phải là điểm đến mà là điểm khởi đầu của một hành trình dài. Việt Nam đã có chiến lược bán dẫn quốc gia, đã có luật, đã thu hút được các tập đoàn OSAT lớn, và giờ đây bổ sung thêm một mắt xích hạ tầng kỹ thuật quan trọng. Theo Bộ trưởng Vũ Hải Quân, khi cơ chế, chính sách và hạ tầng cơ bản đã được hình thành, vấn đề quan trọng nhất hiện nay là năng lực triển khai.
Câu nói đó đáng ghi nhớ. Trong lịch sử phát triển bán dẫn thế giới, có không ít quốc gia xây được kế hoạch đẹp nhưng thiếu năng lực chuyển kế hoạch thành hành động kỹ thuật thực chất. Sự khác biệt giữa một trung tâm tape-out thực sự hoạt động và một cơ sở khánh thành xong đặt làm biểu tượng nằm ở những thứ không xuất hiện trong bài phát biểu lễ ra mắt: quy trình vận hành, phần mềm PDK, quy trình review thiết kế, chất lượng kỹ sư hỗ trợ, và khả năng xử lý khi chip fail. Con đường phía trước của VNMPW/CC, vì vậy, sẽ được đo bằng số lượng chip Việt Nam thực sự được sản xuất thử thành công mỗi năm, số biên bản ghi nhớ ký kết mới chỉ là bước khởi đầu.